最新公告
  • 欢迎您光临欧资源网,本站秉承服务宗旨 履行“站长”责任,销售只是起点 服务永无止境!立即加入我们
  • 在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?

    在开发带有处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?

    本文引用地址:

    1、 以下一些系统需要特别注意抗电磁干扰:

    (1) 微控制器时钟频率特别高且总线周期极快的系统。

    (2) 系统包含大功率、大电流驱动电路,如火花继电器、大电流开关等。

    (3) 具有弱模拟信号电路和高精度 A/D 转换电路的系统。

    2、 采取以下措施提高系统的抗电磁干扰能力:

    (1) 选择低频微控制器:

    选择外部时钟频率较低的单片机,​​可以有效降低噪声,提高系统的抗干扰能力。方波和正弦波同频,方波中的高频成分比正弦波多得多。虽然方波的高频分量幅度比基波小,但频率越高,越容易发射,成为噪声源。微控制器产生的影响最大的高频噪声约为时钟频率的 3 倍。

    (2) 减少信号传输中的失真

    微控制器主要使用高速 CMOS 技术制造。信号输入端的静态输入电流约为1mA,输入电容约为10PF,输入阻抗相当高,高速CMOS电路的输出端具有相当的负载能力,即相当的输出价值。当长线引到输入阻抗比较高的输入端时,反射问题非常严重,会造成信号失真,增加系统噪声。当Tpd>Tr时,就变成了传输线问题,必须考虑信号反射、阻抗匹配等问题。

    印制电路板上信号的延迟时间与引线的特性阻抗有关,即与印制电路板材料的介电常数有关。大致可以认为,印制板引线上信号的传输速度约为光速的1/3到1/2。由微控制器组成的系统中常用的逻辑电话元件的 Tr(标准延迟时间)在 3 到 18 ns 之间。

    在印刷电路板上,信号通过一个7W的电阻和25cm长的引线,上线延迟时间大致在4到20ns之间。也就是说印制电路上的信号线越短越好,最长不要超过25cm。并且过孔的数量要尽量少,最好不要超过2个。

    当信号的上升时间快于信号的延迟时间时,根据快速电子学进行处理。这时要考虑传输线的阻抗匹配。对于印刷电路板上集成块之间的信号传输,需要避免出现Td>Trd的情况。印制电路板越大,系统的速度越可能太快。

    总结印制电路板设计的一条规则,有以下结论:

    信号在印制板上传输的延迟时间不超过所用设备的标称延迟时间。

    (3) 减少信号线之间的交叉干扰:

    一个在 A 点上升时间为 Tr 的阶跃信号通过引线 AB 传送到 B 端。AB线上的信号延迟时间为Td。在D点,由于A点信号的前向传输、信号到达B点后的反射和AB线的延迟,在时间Td后会感应出宽度为Tr的页脉冲信号。在C点,由于信号在AB上的传输和反射,会感应出宽度为AB线上信号延迟时间2倍的正脉冲信号,即2Td。这是信号之间的交叉干扰。干扰信号的强弱与C点信号的di/at有关,与线路间的距离有关。当两条信号线不是很长的时候两个模拟信号如何同时输入到单片机,在AB上实际看到的是两个脉冲的叠加。

    CMOS工艺制造的微控制器具有高输入阻抗、高噪声和高噪声容限。数字电路叠加100~200mv噪声,不影响其工作。如果图中的AB线是模拟信号,这种干扰就变得无法忍受了。例如,当印刷电路板是四层板时,其中一个是大面积地,或者是双面板,当信号线的反面是大面积地时,交叉-信号之间的干扰会减少。原因是大面积的接地降低了信号线的特性阻抗,信号在D端的反射大大减少。特性阻抗与信号线与地之间的介质介电常数的平方成反比,与介质厚度的自然对数成正比。如果AB线为模拟信号,为避免数字电路信号线CD对AB的干扰,AB线下方应有大面积的地线,AB线到CD线的距离应大于 AB 线与地面距离的 2~3 倍。可以采用局部屏蔽,在有引线结的一侧的引线左右两侧布置地线。AB线以下应有大面积的接地,AB线到CD线的距离应大于AB线与地面距离的2~3倍。可以采用局部屏蔽,在有引线结的一侧的引线左右两侧布置地线。AB线以下应有大面积的接地,AB线到CD线的距离应大于AB线与地面距离的2~3倍。可以采用局部屏蔽,在有引线结的一侧的引线左右两侧布置地线。

    (4) 降低电源噪音

    在为系统提供能量的同时,电源也会将其噪声添加到正在供电的电源中。电路中单片机的复位线、中断线等控制线最容易受到外部噪声的干扰。电网上的强干扰通过电源进入电路,即使在电池供电的系统中,电池本身也有高频噪声。模拟电路中的模拟信号更能抵抗电源的干扰。

    (5)注意印刷电路板和元器件的高频特性

    在高频的情况下,印刷电路板上的引线、过孔、电阻、电容、连接器的分布电感和电容也不容忽视。电容的分布电感不容忽视,电感的分布电容也不容忽视。电阻会反射高频信号,引线的分布电容会起作用。当长度大于噪声频率对应波长的1/20时,会产生天线效应,噪声会通过引线发射出去。

    印刷电路板中的通孔导致大约 0.6pf 的电容。

    集成电路的封装材料本身引入了2~6pf的电容。

    电路板上的连接器具有 520nH 的分布电感。一种双排直24脚集成电路座,引入了4~18nH的分布电感。

    这些小的分布参数在该系列微控制器系统中在较低频率下可以忽略不计;必须特别注意高速系统。

    (6) 组件布局要合理分区

    印刷电路板上元器件排列位置应充分考虑抗电磁干扰问题。原则之一是元件之间的引线应尽可能短。在布局中,模拟信号部分、高速数字电路部分、噪声源部分(如继电器、大电流开关等)应合理分开,尽量减少它们之间的信号耦合。

    G 处理地线

    在印刷电路板上,电源线和地线是最重要的。要克服电磁干扰,最重要的手段就是接地。

    对于双面面板,地线布局非常讲究。采用单点接地方式,电源和地从电源的两端与印刷电路板相连,一接点供电,一接点接地。在印刷电路板上,必须有多条返回地线,这些地线会集中在返回电源的触点上,也就是所谓的单点接地。所谓模拟地、数字地、大功率器件地的分离,就是把布线分开,最后全部汇集到这个接地点。当连接到印刷电路板以外的信号时,通常使用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端接地。低频模拟信号的屏蔽电缆一端应接地。

    对噪声和干扰非常敏感的电路或对高频噪声特别敏感的电路应使用金属罩进行屏蔽。

    (7) 充分利用去耦电容。

    一个好的高频去耦电容可以去除高达 1GHZ 的高频成分。陶瓷贴片电容器或多层陶瓷电容器具有更好的高频特性。在设计印制电路板时,应在每个集成电路的电源与地之间加一个去耦电容。去耦电容有两个作用:一方面是集成电路的储能电容,在集成电路开关门的瞬间提供和吸收充放电能量;另一方面,它绕过了设备的高频噪声。数字电路中典型的去耦电容为0.1uf。去耦电容有一个5nH的分布电感,其并联谐振频率约为7MHz,这意味着它对10MHz以下的噪声具有良好的去耦效果。对 40MHz 以上的噪声影响不大。

    1uf、10uf电容,并联谐振频率在20MHz以上,去除高频噪声的效果更好。如果电源进入电路板并且 1uf 或 10uf 去高频电容器通常是有利的,即使电池供电的系统也需要这样做。

    每10块集成电路要加一个充放电电容,或者一个储放电容,电容的大小可以是10uf。最好不要使用电解电容。电解电容是用两层Pu薄膜卷起来的。这种轧制结构在高频下表现为电感。最好使用胆汁电容或聚碳酸酯电容。

    去耦电容值的选择并不严格,可以按照C=1/f计算;即0.1uf为10MHz,0.1~0.为单片机组成的系统01uf可以介于两者之间。

    一些降低噪音和电磁干扰的经验。

    (1)能用低速芯片,就不需要高速芯片,关键地方用高速芯片。

    (2) 可以串联一个电阻来降低控制电路上下沿的转换率。

    (3) 尝试为继电器等提供某种形式的阻尼。

    (4) 使用满足系统要求的最低频率时钟。

    (5) 时钟发生器应尽可能靠近使用时钟的设备。晶振外壳应接地。

    (6) 用地线环绕时钟区域,时钟线尽量短。

    (7)I/O驱动电路尽量靠近印制板边缘,以便尽快离开印制板。进入印制板的信号要经过过滤,来自高噪声区域的信号也应该被过滤掉,终端电阻的方法可以减少信号反射。

    (8)MCD的无用端应接高电平两个模拟信号如何同时输入到单片机,或接地,或定义为输出端。集成电路中应接电源地的一端应接,不宜接左浮动。

    (9)不用的门电路的输入端不要悬空,不用的运放的输入正端接地,输入负端连接输出端.

    (10)印制板应尽量使用45倍线而不是90倍线,以减少高频信号的外部发射和耦合。

    (11)印制板根据频率和电流开关特性进行划分,噪声成分与非噪声成分的距离要远一些。

    (12)单、双板单点供电和单点接地,电源线和地线尽量粗,经济能承受的就用多层板,以减少电源和地的电容电感。

    (13) 时钟、总线和芯片选择信号应远离 I/O 线和连接器。

    (14)模拟电压输入线和参考电压端应尽量远离数字电路信号线,尤其是时钟。

    (15) 对于 A/D 设备,数字部分和模拟部分应该统一而不是交叉。

    (16) 垂直于 I/O 线的时钟线比平行 I/O 线干扰小,时钟组件管脚距离 I/O 线更远。

    (17) 元件管脚尽量短,去耦电容管脚尽量短。

    (18)关键线尽量粗,两侧加保护地,高速线短而直。

    (19) 对噪声敏感的线路不应与大电流、高速开关线路平行。

    (20) 不要在石英晶体下和对噪声敏感的设备下走线。

    (21)弱信号电路,不要在低频电路周围形成电流回路。

    (22) 任何信号都不应形成环路,如果不可避免,则使环路面积尽可能小。

    (23) 每个 IC 一个去耦电容。每个电解电容应该加一个小的高频旁路电容。

    (24)电路充放电储能电容使用大容量钽电容或多冷电容代替电解电容。使用管状电容时,外壳要接地。

    站内大部分资源收集于网络,若侵犯了您的合法权益,请联系我们删除!
    欧资源网 » 在研制带处理器的电子产品时,如何提高抗干扰能力和电磁兼容性?

    常见问题FAQ

    免费下载或者VIP会员专享资源能否直接商用?
    本站所有资源版权均属于原作者所有,这里所提供资源均只能用于参考学习用,请勿直接商用。若由于商用引起版权纠纷,一切责任均由使用者承担。更多说明请参考 VIP介绍。
    提示下载完但解压或打开不了?
    最常见的情况是下载不完整: 可对比下载完压缩包的与网盘上的容量,若小于网盘提示的容量则是这个原因。这是浏览器下载的bug,建议用百度网盘软件或迅雷下载。若排除这种情况,可在对应资源底部留言,或 联络我们.。
    找不到素材资源介绍文章里的示例图片?
    对于PPT,KEY,Mockups,APP,网页模版等类型的素材,文章内用于介绍的图片通常并不包含在对应可供下载素材包内。这些相关商业图片需另外购买,且本站不负责(也没有办法)找到出处。 同样地一些字体文件也是这种情况,但部分素材会在素材包内有一份字体下载链接清单。
    欧资源网
    一个高级程序员模板开发平台

    发表评论